В индустрии DRAM на протяжении более 20 лет идея перехода с традиционной топологии 6F² на плотную ячейку 4F² считалась основным способом продолжить масштабирование планарных чипов памяти. Однако в...

В индустрии DRAM на протяжении более 20 лет идея перехода с традиционной топологии 6F² на плотную ячейку 4F² считалась основным способом продолжить масштабирование планарных чипов памяти. Однако в Micron заявили, что закрывают проекты по внедрению 4F² DRAM. Инженерная команда пришла к выводу, что теоретические преимущества ячейки 4F² в реальном производстве нивелируются технологическими сложностями, а сама архитектура не создает реального роста плотности хранения данных.

Параметр F обозначает минимальный размер элемента, который можно получить с помощью текущего литографического оборудования. В топологии 6F² ячейка памяти занимает площадь 6 × F2 соответственно. Переход на 4F² позволил бы сократить занимаемую площадь ячейки на 33% и обеспечил бы прирост количества кристаллов с одной кремниевой пластины до 50% без необходимости уплотнения линий литографии. То есть производители получали бы снижение стоимости бита и существенный рост емкости.

Однако архитектура чипа DRAM состоит не только из транзистора, но и из хранящего заряд конденсатора. Каждый бит информации представляется наличием или отсутствием заряда на глубоком вертикальном конденсаторе, расположенном над или под транзистором.

Главная причина отказа от 4F² заключается в том, что пределы плотности битов в DRAM определяются не площадью пролегающего снизу управляющего транзистора, а шагом и физическим объемом конденсаторов. Транзистор с топологией 4F² или 6F² должен умещаться строго под объемом вертикального накопительного конденсатора. Если уменьшить площадь транзистора, но оставить прежним шаг между конденсаторами, общая плотность матрицы не изменится.

Если же попытаться уменьшить шаг самих конденсаторов ниже допустимых физических пределов, возникают две сложности. Во-первых, при уменьшении диаметра конденсатора снижается площадь его стенок, и для удержания заряда приходится наращивать его высоту. Высокие и узкие элементы приводят к механической нестабильности структуры и их залипанию при травлении. Во-вторых, уплотнение конденсаторной матрицы усиливает взаимные наводки и паразитное емкостное перекрытие между соседними битовыми линиями.

Таким образом, в Micron подчеркивают, что разговоры о преимуществе 4F² над 6F² — миф. При попытке реализовать 4F² на реальных техпроцессах резко поднимается себестоимость пластины, обнуляя теоретическую выгоду от сэкономленной площади.

Micron намерена продолжать масштабирование архитектуры 6F². Инженеры компании рассчитывают увеличивать плотность за счет уплотнения шага конденсаторов, применения новых материалов с высокой диэлектрической проницаемостью и внедрения передовых методов литографии.

Во второй половине 2027 года Micron планирует запустить массовое производство памяти по 1δ техпроцессу, которая обеспечит прирост плотности размещения битов на уровне 20–25% по сравнению с предыдущим поколением без смены базовой архитектуры ячейки. В более далекой перспективе компания задействует литографическое оборудование с высокой числовой апертурой High-NA EUV.

В Micron отмечают, что у 4F² нет долговременного потенциала масштабирования, так как на определенном этапе придется столкнуться с пределом по горизонтальному сжатию планарных ячеек. Поэтому финальным шагом для индустрии станет переход на 3D DRAM. По аналогии с 3D NAND, где микроэлектроника ушла от плоских структур к вертикальному наслоению затворов, 3D DRAM будет наращивать емкость за счет трехмерного стекирования ячеек друг над другом. Micron уже ведет параллельную разработку нескольких поколений процессов 3D DRAM. Перевод коммерческого производства на трехмерные рельсы состоится тогда, когда экономическая целесообразность и плотность 3D DRAM превысят возможности доработанных планарных 6F² структур.

В основе — самые современные процессоры Intel® Xeon® 6, до 8 ТБ DDR5 и специально разработанная материнская плата. Арендуйте сервер у нас или закажите в свой дата‑центр.